고정 헤더 영역
상세 컨텐츠
본문
– Line Scan · Area Scan 표준 구조 –
본 기술백서는 2D Line Scan / Area Scan 검사에서 발생하는
위치 오차, 트리거 불안정, 검사 편차 문제를 신호 타이밍 구조 관점에서 설명합니다.
2D 검사 품질의 핵심은 카메라 성능이나 조명 밝기가 아니라,
엔코더 · 트리거 · 조명이 같은 기준에서 동작하느냐에 있습니다.
👉 2D 머신비전 기술백서 전체 보기
[1강] 2D Line Scan 검사의 본질 -> https://swtec.tistory.com/80
1강. 2D Line Scan 검사의 본질
왜 Line Scan에서는 “타이밍”이 전부일까?머신비전 검사에서 문제가 생기면 우리는 보통 이렇게 생각합니다.카메라 해상도가 부족한가?조명이 어두운가?렌즈가 안 맞는가?알고리즘이 문제인가?
swtec.tistory.com
[2강] 2D LineScan 타이밍 누적 문제 -> https://swtec.tistory.com/81
2강. 2D LineScan 타이밍 누적 문제
Area Scan에서는 한 장을 찍고 끝나기 때문에약간의 타이밍 오차가 크게 드러나지 않을 수 있습니다.하지만 Line Scan은 다릅니다.한 줄또 한 줄또 한 줄…👉 수천, 수만 개의 타이밍이 누적됩니다.
swtec.tistory.com
[3강] IO 카드에 FPGA가 있어도 왜 타이밍 문제는 해결되지 않을까? -> https://swtec.tistory.com/82
3강. IO 카드에 FPGA가 있어도 왜 타이밍 문제는 해결되지 않을까?
Line Scan 품질 문제가 반복될 때현장에서 가장 자주 나오는 말이 있습니다.“IO 카드에 FPGA가 들어가 있는데요?”“하드웨어는 딜레이 없지 않나요?”“그럼 타이밍 문제는 아닌 것 같은데요?”겉
swtec.tistory.com
[4강] MCU 기반 조명 제어기가 Line Scan에 취약한 이유 -> https://swtec.tistory.com/83
4강. MCU 기반 조명 제어기가 Line Scan에 취약한 이유
Line Scan 검사에서 문제가 생기면가장 먼저 의심받는 요소 중 하나가 조명입니다.“조명이 약한가?”“조명 컨트롤러를 바꿔볼까?”“밝기 값을 다시 잡아보자”하지만 많은 경우,조명 ‘출력’
swtec.tistory.com
[5강] 멀티커런트·듀얼이미징이 어려운 진짜 이유 -> https://swtec.tistory.com/84
5강. 멀티커런트·듀얼이미징이 어려운 진짜 이유
현장에서 듀얼이미징 이야기를 꺼내면 이런 반응을 자주 듣습니다.“조명 두 개 켜서 찍으면 되는 거 아닌가요?”“밝기만 다르게 주면 되지 않나요?”“소프트웨어로 나눠서 처리하면 되지 않
swtec.tistory.com
[6강] 개별 제어 구조의 함정 — 각각 잘 되는데, 함께는 안 된다 -> https://swtec.tistory.com/85
6강. 개별 제어 구조의 함정 — 각각 잘 되는데, 함께는 안 된다
각각은 잘 되는데, 왜 함께는 안 될까?Line Scan 시스템을 구성할 때 많은 현장이 이런 식으로 말합니다.“엔코더는 엔코더 컨트롤러로”“조명은 조명 컨트롤러로”“카메라는 프레임그래버로”
swtec.tistory.com
[7강] 해답은 하나 — FPGA 기반 마스터 타임라인 -> https://swtec.tistory.com/86
7강. 해답은 하나 — FPGA 기반 마스터 타임라인
7강. 해답은 하나FPGA 기반 마스터 타임라인이 필요한 이유1강부터 6강까지 우리는 계속 같은 이야기를 해왔습니다.타이밍이 중요하다품질 문제는 구조에서 시작된다IO 카드에 FPGA가 있어도 부족
swtec.tistory.com
[8강] ETL과 ETIO — 역할 분리와 최적 사용 시나리오 -> https://swtec.tistory.com/87
8강. ETL과 ETIO — 역할 분리와 최적 사용 시나리오
1~7강에서 우리는 하나의 결론에 도달했습니다.Line Scan의 품질 문제는튜닝이 아니라 구조의 문제이며,해답은 FPGA 기반 마스터 타임라인이다.그렇다면 이제 남은 질문은 이것입니다.“이 마스터
swtec.tistory.com
[9강] Line Scan 적용 시나리오별 구조 선택 가이드 -> https://swtec.tistory.com/88
9강. Line Scan 적용 시나리오별 구조 선택 가이드
8강까지 우리는 Line Scan 품질 문제의 원인과 구조적 해답을 살펴봤습니다.이제 남은 질문은 단 하나입니다.“그럼 우리 라인에는ETL을 써야 할까, ETIO를 써야 할까?”9강은 이 질문에 대해 복잡한
swtec.tistory.com
[10강] 2D Line Scan의 기준이 되는 구조 -> https://swtec.tistory.com/89
10강. 2D Line Scan의 기준이 되는 구조
왜 ETL · ETIO 구조가 ‘표준’이 되는가1강부터 9강까지 우리는 2D Line Scan 현장에서 반복되는 문제들을 하나씩 살펴봤습니다.타이밍이 왜 중요한지왜 품질 문제는 항상 구조에서 시작되는지왜 IO
swtec.tistory.com
[11강] 결론 — 왜 ETL · ETIO가 2D Line Scan의 표준인가 -> https://swtec.tistory.com/90
11강. 결론 — 왜 ETL · ETIO가 2D Line Scan의 표준인가
11강. 결론 — 왜 ETL · ETIO가 표준(Standard)이 될 수밖에 없는가1강부터 10강까지 우리는 2D Line Scan 현장에서 반복되는 문제를하나씩 구조적으로 살펴봤습니다.왜 타이밍이 모든 것의 출발점인지왜
swtec.tistory.com
기술백서 전체 구조 보기 → https://swtec.tistory.com/91
성원기술 기술백서 목차 [2D, 3D가이드]
– 2D · 3D 검사 구조 전체 안내 – 🔍 기술백서 소개 본 기술백서는 머신비전 검사 현장에서 반복적으로 발생하는 위치 오차, 검사 불안정, 속도 변경 시 품질 저하 문제를 ‘설정’이나 ‘튜닝
swtec.tistory.com
'제품 기술 이야기 > 2D 기술' 카테고리의 다른 글
| 11강. 결론 — 왜 ETL · ETIO가 2D Line Scan의 표준인가 (0) | 2025.12.15 |
|---|---|
| 10강. 2D Line Scan의 기준이 되는 구조 (0) | 2025.12.15 |
| 9강. Line Scan 적용 시나리오별 구조 선택 가이드 (0) | 2025.12.15 |
| 8강. ETL과 ETIO — 역할 분리와 최적 사용 시나리오 (0) | 2025.12.15 |
| 7강. 해답은 하나 — FPGA 기반 마스터 타임라인 (0) | 2025.12.15 |
