7강. 해답은 하나 — FPGA 기반 마스터 타임라인

7강. 해답은 하나

FPGA 기반 마스터 타임라인이 필요한 이유

1강부터 6강까지 우리는 계속 같은 이야기를 해왔습니다.

• 타이밍이 중요하다
• 품질 문제는 구조에서 시작된다
• IO 카드에 FPGA가 있어도 부족하다
• MCU 조명 제어는 한계가 있다
• 멀티커런트·듀얼이미징은 구조의 결과다
• 개별 제어는 결국 튜닝 지옥으로 간다

그렇다면 이제 질문은 하나로 좁혀집니다.
“그래서, 어떻게 해야 하는가?”

 

---

 

1️⃣ 지금까지의 문제를 한 문장으로 정리하면

Line Scan 시스템의 문제는 대부분 이 한 문장으로 요약됩니다.

엔코더 · 조명 · 카메라가
서로 다른 시간 위에서 움직이고 있다

즉, 시스템 안에
‘마스터 시간(Master Time)’이 존재하지 않는다는 것입니다.

 

---

 

 

2️⃣ 마스터 타임라인이란 무엇인가?

마스터 타임라인이란 다음을 의미합니다.

• 엔코더 위치를 기준으로
• 조명 ON / OFF 시점을 결정하고
• 카메라 트리거를 생성하며
• 모든 판단이 하나의 시간축에서 이루어지는 구조

👉 여기서 가장 중요한 포인트는
“누가 기준 시간을 가지고 판단하느냐”입니다.

 

---

 

 

3️⃣ PC가 기준 시간을 가질 수 없는 이유

많은 시스템이 PC(Windows)에서 전체를 제어하려고 합니다.

• Windows는 실시간 OS가 아니고
• 실행 시점이 매번 달라지며
• 지연은 예측할 수 없고
• 타이밍은 보장되지 않습니다

👉 PC는 설정과 모니터링에는 적합하지만
기준 시간을 결정하는 주체가 될 수는 없습니다.

 

---

 

 

4️⃣ 그래서 기준 시간은 ‘하드웨어’에 있어야 한다

Line Scan에서 기준 시간은 반드시 다음 조건을 만족해야 합니다.

• OS 영향을 받지 않고
• 인터럽트 지연이 없으며
• 병렬 처리가 가능하고
• 매 클럭마다 동일한 판단을 할 수 있어야 한다

이 조건을 만족하는 구조가 바로
FPGA 기반 제어입니다.

 

---

 

 

5️⃣ FPGA 기반 마스터 타임라인의 핵심 특징

FPGA가 마스터 타임라인을 담당하면 시스템은 이렇게 바뀝니다.

엔코더 펄스 입력 → 즉시 하드웨어 판단

조명 제어 → 카메라 트리거와 같은 클럭에서 실행

듀얼이미징 / 멀티커런트 → 순차가 아닌 병렬 처리

속도 변화 → 실시간 즉각 반영

이 모든 것이 OS 개입 없이,
하드웨어 안에서 이루어집니다.

 

---

 

 

6️⃣ “동시에”라는 개념이 처음으로 생긴다

개별 제어 구조에서는 사실상 ‘동시’라는 개념이 없습니다.

• 거의 동시에
• 최대한 맞춰서
• 평균적으로 비슷하게

일 뿐입니다.

하지만 FPGA 기반 마스터 타임라인에서는,

엔코더 기준 · 조명 ON · 카메라 노출이
정말 같은 순간에 일어납니다.

 

---

 

 

7️⃣ 그래서 Line Scan 품질이 달라진다

마스터 타임라인이 생기면 현장에서 이런 변화가 나타납니다.

• 속도를 바꿔도 이미지 위치가 유지된다
• 줄 단위 밝기 흔들림이 사라진다
• 듀얼이미징이 안정된다
• 라인별 결과 편차가 줄어든다
• 튜닝 시간이 급격히 줄어든다

👉 이건 ‘조정이 잘 돼서’가 아니라
구조가 바뀌었기 때문입니다.

 

---

 

 

8️⃣ 중요한 전환 포인트

여기서 하나 분명히 짚고 가야 합니다.

FPGA를 쓴다고
자동으로 마스터 타임라인이 생기는 것은 아니다

• FPGA가 IO 카드에만 있거나
• FPGA가 단순 신호 처리만 하고
• 판단은 여전히 PC에서 한다면

👉 그 구조는 마스터 타임라인이 아닙니다.

 

---

 

 

9️⃣ 진짜 마스터 타임라인의 조건

진짜 마스터 타임라인은 다음 조건을 만족해야 합니다.

• 엔코더 입력을 기준으로 판단한다
• 조명과 카메라를 동시에 제어한다
• 모든 타이밍 결정을 FPGA가 한다
• PC는 설정과 모니터링만 담당한다

👉 이 구조에서만 Line Scan은
안정적인 시스템이 됩니다.

 

---

 

🔜 다음 글 예고

다음 글에서는 이 개념을 실제 제품 관점으로 연결합니다.

“그렇다면 이 마스터 타임라인을
실제로 구현한 장비는 무엇인가?”

👉 8강. ETL과 ETIO — 역할 분리와 최적 사용 시나리오

 

---

 

📌 요약 한 줄

Line Scan의 해답은
튜닝이 아니라
FPGA 기반 마스터 타임라인이다.

제품 문의 & 기술 자료 요청

성원기술 · SWTEC Co., Ltd.

이메일

kiwi@swtec.co.kr

전화

031-479-6530

이메일로 문의하기 기술 자료 요청하기

#ETIO #SCP3D #SIGNALSCOPE #성원기술 #머신비전 #2차전지검사 #반도체계측