정밀 검사 트리거 체인 설계 — 두 계층으로 나눠 본 결정성 비교

SIGNAL PROCESSING ARCHITECTURE

트리거, 누가 만들고 무엇으로 만드나
Windows · PLC · FPGA · MCU 정리

정밀 검사 트리거 체인 설계 — 두 계층으로 나눠 본 결정성 비교

핵심 · 트리거 성능은 '평균 속도'가 아니라 지터의 상한이 보장되는가(결정성)로 평가해야 합니다. 그리고 이 판단은 두 계층으로 나눠야 헷갈리지 않습니다. ① 누가 타이밍을 주관하는가(제어 주체), ② 그 트리거 장비는 무엇으로 만들었는가(내부 칩).

평가 기준 — 왜 평균이 아닌가

예: 라인속도 1m/s, 요구 정밀도 ±5µm → 허용 시간오차 = 5µm ÷ 1m/s = 5µs. 트리거 지터가 5µs를 넘으면 사양 미달. ms급 지터를 갖는 방식은 이 지점에서 탈락합니다.

계층 A — 트리거를 누가 주관하는가

시스템 타임라인의 마스터를 무엇이 점유하느냐의 문제. (제어 주체)

① Windows OS

PC 프로그램으로 트리거를 만드는 방식. 가장 저렴하지만, OS가 수백 개 작업을 번갈아 처리하느라 트리거 명령이 비주기적으로 밀립니다. 백신·업데이트·드라이버 인터럽트가 끼어드는 순간을 막을 구조가 없습니다.

응답 10~100ms / 지터 ±5~50ms → WCET 미보장, 고속 라인 부적합

② PLC

설비 제어의 표준 장비. 단, 트리거는 PLC가 설계된 용도가 아닙니다. PLC는 '입력 읽기 → 연산 → 출력'을 한 바퀴 도는 스캔 방식이라, 그 주기보다 짧은 신호는 놓치고 출력이 주기에 묶여 흔들립니다.

응답 1~10ms / 지터 스캔 주기 의존 → µs 제어 불가, 신호 손실 위험

③ FPGA

명령을 순서대로 실행하는 게 아니라, 회로 자체가 트리거 동작만 전담합니다. 스케줄러도, 스캔 주기도, OS도 없어 끼어들 일이 없습니다. 정해진 신호를 정해진 타이밍에 매번 똑같이 내보냅니다.

응답 <1µs / 지터 <100ns / 10ns 분해능 → 결정적 타이밍 (채택)

제어 주체	응답	지터(p-p)	결정성
Windows OS	10~100ms	±5~50ms	없음
PLC	1~10ms	≈ 스캔주기	주기 종속
FPGA채택	<1µs	<100ns	컴파일타임 확정

계층 B — 그 분배기, 무엇으로 만드나

"FPGA가 좋다"가 결론나도, 실제 트리거 분배기 장비가 MCU냐 FPGA냐로 또 갈립니다. (내부 칩)

MCU 기반 분배기 — 겉만 하드웨어

MCU(소형 컴퓨터 칩)도 결국 프로그램을 한 줄씩 순차 실행합니다. 여러 신호가 몰리면 밀리고, 가감속 구간에서 엔코더 역방향 펄스가 들어오면 카운터가 언더플로우(0이 넘쳐 최대값으로 리셋)되며 제품 없는 곳에서 트리거를 쏘는 고스트 트리거가 발생합니다.

순차 실행 · 백래시 시 카운트 붕괴 → 고스트 트리거 위험

FPGA 기반 분배기 — 진짜 정밀

엔코더 디코딩·체배·카운터·임계 판정·출력이 각각 독립 회로로 병렬 동작합니다. 백래시가 와도 Compensational 로직이 역방향분을 추적해 정확한 위치만 트리거. 펌웨어 패치가 아니라 카운팅 로직의 구조적 설계입니다.

병렬 로직 · Compensational 백래시 보상 → 고스트 트리거 원천 차단

전체 그림 — 두 번 다 FPGA

계층 A · 제어 주체

✕ Windows OS → WCET 미보장, ms급 지터

✕ PLC → 스캔주기 위상 종속, µs 불가

✓ FPGA → WCET 확정, <100ns 지터

↓ FPGA 마스터 확정

계층 B · 분배기 구현

✕ MCU 기반 → 순차 실행, 고스트 트리거

✓ FPGA 기반 → 병렬 로직, Compensational 차단

📖 용어 주석

Jitter (지터)같은 조건을 반복해도 신호 도착 시간이 매번 흔들리는 정도. 작을수록 정밀. p-p는 peak-to-peak(최대~최소 폭).

Latency (레이턴시)입력 신호가 들어온 시점부터 트리거가 출력될 때까지의 지연 시간.

WCETWorst-Case Execution Time. '최악의 경우에도 이 시간 안에 끝난다'는 보장값. 결정성의 핵심 지표.

결정성 (Determinism)평균이 아니라 최악의 경우에도 타이밍이 일정하게 보장되는 성질.

GPOSGeneral-Purpose OS. Windows처럼 범용 작업에 최적화된 운영체제. 실시간 보장이 목적이 아님.

스캔 사이클 (Scan Cycle)PLC가 '입력 읽기 → 연산 → 출력'을 한 바퀴 도는 주기. 이 주기에 트리거 타이밍이 묶임.

FPGAField-Programmable Gate Array. 원하는 동작을 하드웨어 회로로 직접 합성하는 칩. 병렬·결정적 처리에 최적.

MCUMicro Controller Unit. 작은 컴퓨터 칩. 프로그램을 순차 실행하므로 부하가 몰리면 타이밍이 밀림.

Compensational역방향(백래시) 펄스를 보상 카운트해, 정방향이 역방향분을 초과해야 트리거를 재개하는 모드. 고스트 트리거 차단.

Ghost Trigger (고스트 트리거)제품이 없는데 카운트 오류로 잘못 발생하는 트리거. 같은 위치 중복 촬영의 원인.

Backlash (백래시)모터가 멈추거나 방향이 바뀔 때 살짝 역방향으로 튀는 현상. 카운트를 엉키게 함.

Galvanic Isolation전기적 절연. 외부 단락이 나도 고가 카메라까지 손상되지 않도록 회로를 분리.

핵심 요약

평가 기준평균 지연이 아니라 지터 상한(WCET 결정성)

WindowsOS 지연·백그라운드 간섭 → ms급 비결정성

PLC스캔 주기 종속 → µs 트리거 불가, 신호 손실

MCU순차 실행 → 백래시 시 고스트 트리거

FPGA병렬 회로 → 10ns 분해능, 결정적 타이밍

결론제어 주체·분배기 양 계층 모두 FPGA가 답

FPGA 기반 트리거 솔루션 — 성원기술

ETIO · ETL · SCP-3D 모두 FPGA 구현

 

✉ kiwi@swtec.co.kr  |  ☎ 031-479-6530

 

🔗 swtec.tistory.com