고정 헤더 영역
상세 컨텐츠
본문
머신비전 검사의 성패, 왜 FPGA 기반 트리거 분배기인가?
안녕하세요, FPGA 기반 머신비전 솔루션 전문 기업 성원기술입니다.
고속 생산 라인을 운영하시는 엔지니어 분들이라면 한 번쯤 이런 경험이 있으실 겁니다.
- 원인 모를 촬영 누락
- 미세하게 밀리는 검사 위치
- 속도 변화 시 조명 밝기/노출이 흔들리는 현상
결론부터 말하면, 머신비전 시스템의 핵심은 “이미지”가 아니라 “타이밍”입니다.
그리고 그 타이밍을 누가(무엇이) 제어하느냐에 따라 검사 품질이 갈립니다.
그리고 그 타이밍을 누가(무엇이) 제어하느냐에 따라 검사 품질이 갈립니다.
목차
1) 신호를 어느 길로 보내시겠습니까? (Windows vs PLC vs FPGA)
머신비전은 “언제 찍느냐(Trigger)”와 “언제 밝히느냐(Strobe)”가 마이크로초/나노초 단위로 정렬되어야 고속에서도 위치 정합이 유지됩니다. 하지만 제어 주체가 Windows(PC)인지, PLC인지, FPGA인지에 따라 응답 시간과 지터(Jitter)가 구조적으로 달라집니다.
| 비교 항목 | Windows OS (PC) | 일반 PLC | FPGA 기반 제품 |
|---|---|---|---|
| 응답 시간 | 10 ~ 100ms | 1 ~ 10ms | < 1µs |
| 지터(Jitter) | ±5 ~ 50ms | 스캔 주기 의존 | < 100ns |
| 정확도 | 낮음 (OS 간섭) | 중간 (스캔 제약) | 매우 높음 (결정적 타이밍) |
성원기술 FPGA(ETIO) 핵심 포인트
- 트리거 솔루션 제어 속도: 약 10ns 수준
- 조명 스토로빙 제어: 100ns 이하
- 지터: 0에 가까운 수준(결정적 클럭 기반)
※ 속도 검증 파형 자료는 별도 글에서 상세히 다루겠습니다.
- 트리거 솔루션 제어 속도: 약 10ns 수준
- 조명 스토로빙 제어: 100ns 이하
- 지터: 0에 가까운 수준(결정적 클럭 기반)
※ 속도 검증 파형 자료는 별도 글에서 상세히 다루겠습니다.
한 줄 요약
“트리거 제어를 누가 하느냐가 검사 품질(누락/위치/밝기)을 결정한다.”
“트리거 제어를 누가 하느냐가 검사 품질(누락/위치/밝기)을 결정한다.”
이제 “트리거 분배기를 써야 한다”는 것까지는 OK입니다.
다음은 더 중요한 질문입니다. “그럼 어떤 트리거 분배기를 골라야 하는가?”
2) MCU vs FPGA 트리거 분배기, 실무 구별법 3가지
현장에서 가장 실용적으로 구별되는 기준은 아래 3가지입니다.
- 체배/분배/생성 기능이 내부에서 안정적으로 분리·동작되는가?
- 고속 + 다카메라(또는 다채널 CIS)에서 촬상 타이밍이 동일한가?
- 급정지/진동/미세 역방향 유동에서 백래시(Backlash) 오차를 방지할 수 있는가?
(1) 체배/분배/생성 기능이 ‘하나의 MCU’에 몰려 있지는 않습니까?
예를 들어, 2차전지 라인에서 트리거 체배기 + 트리거 생성기를 따로 구매하는 사례가 많습니다.
이유는 간단합니다. MCU 하나로 전부 처리하려면 병목이 생기기 때문입니다.
분리 구매가 낳는 “숨은 비용/리스크”
- 배선 증가 → 노이즈/접지/레벨 이슈 증가
- 경로가 길어짐 → 지연/미세 오차가 누적
- 속도 변화 대응이 어려움 → 누락/밝기 흔들림이 “가끔” 발생
이런 문제를 근본적으로 해결하려면, 시간축 자체를 고정하는 구조가 필요합니다.
즉, Master Timeline으로 모든 신호를 같은 기준에서 생성해야 합니다. (마스터타임라인 개념은 첨부 자료/후속 글로 연결)
즉, Master Timeline으로 모든 신호를 같은 기준에서 생성해야 합니다. (마스터타임라인 개념은 첨부 자료/후속 글로 연결)
(2) 카메라 2대 이상일 때 “정말” 같은 타이밍입니까?
Area/Line Scan은 카메라 “대수”가 곧 채널 수인 경우가 많습니다.
하지만 CIS 카메라는 800mm 기준으로도 2~3채널로 분리되는 경우가 흔합니다.
즉, “카메라 1대”라도 채널 단위 동기를 봐야 합니다.
MCU 기반 제품에서 자주 발생하는 구조적 한계
MCU는 일반적으로 코드가 순차 처리(Sequential)됩니다.
그래서 고속/역방향/진동 조건에서 다음 문제가 발생하기 쉽습니다.
MCU는 일반적으로 코드가 순차 처리(Sequential)됩니다.
그래서 고속/역방향/진동 조건에서 다음 문제가 발생하기 쉽습니다.
- Ghost Trigger(노이즈 트리거): 촬영하면 안 되는 구간에 트리거가 발사
- 채널 간 타이밍 차가 일정하지 않음 (불규칙 지터)
- 고속일수록 빈도가 증가
이런 “타이밍 차이”는 파형으로 검증해야만 명확해집니다.
그래서 성원기술은 24시간 로깅/디지털 오실로스코프 목적의 Signal Scope를 함께 제공합니다.
권장 검증 프로세스
- 현 시스템 트리거/조명/엔코더 파형을 Signal Scope로 측정
- 채널 간 트리거 편차(Δt), 지터, 역방향 구간 Ghost Trigger 여부 확인
- 개선 구조(ETIO) 적용 시 동일 조건 재측정 → 개선폭 정량화
(3) 백래시(Backlash)를 “잡을 수 있는” 구조입니까?
급정지/진동뿐 아니라, 텐션 유지를 위해 제품을 파지할 때 발생하는 미세 역방향 유동도 백래시 오차를 유발합니다.
이 백래시가 트리거로 해석되면, 결국 노이즈 트리거와 위치 오차가 누적됩니다.
해결 핵심: 엔코더 카운팅 “보완 모드”
ETIO 엔코더 카운팅 3가지 모드
ETIO 엔코더 카운팅 3가지 모드
- One-Direction: 순방향 카운팅
- Compensational: 역방향을 보상하여 카운팅(백래시 노이즈 트리거 억제)
- Bidirection: 순/역방향 모두 카운팅
백래시 감지/보상은 처리 속도가 핵심입니다.
따라서 FPGA 기반 중에서도 최적화된 구조(ETIO)가 유리합니다.
따라서 FPGA 기반 중에서도 최적화된 구조(ETIO)가 유리합니다.
3) ‘분리형 신호 흐름’이 만드는 문제 — ETIO는 내부 FPGA에서 통합합니다
| 평가 항목 | 일반 트리거 구성 | ETIO 구성 |
|---|---|---|
| 신호 경로 | 분리형 | 통합형 |
| 동기 기준 | PC 기준 | FPGA 하드웨어 기준 |
| 지연 요소 | IO카드 + PC 인터럽트 | 없음 (Zero Delay 구조) |
| 타이밍 일관성 | 시스템 부하 영향 | 고정 클럭 기반(결정적) |
| 노이즈 내성 | 배선 증가 → 취약 | 단일 컨트롤러 → 강함 |
| 배선 복잡도 | 높음 | 낮음 |
| 확장성 | 장비 추가 시 복잡 | 내부 논리 확장 가능 |
핵심 구조 요약
- 일반 구성: 카메라 트리거와 조명 트리거가 서로 다른 경로 / PC가 제어 중심 / 배선 증가
- ETIO 구성: 카메라+조명 동기 신호를 ETIO 내부 FPGA에서 동일 타임라인으로 생성 / PC는 데이터 처리에 집중
- 일반 구성: 카메라 트리거와 조명 트리거가 서로 다른 경로 / PC가 제어 중심 / 배선 증가
- ETIO 구성: 카메라+조명 동기 신호를 ETIO 내부 FPGA에서 동일 타임라인으로 생성 / PC는 데이터 처리에 집중
4) 듀얼이미징 시대: 조명(멀티커런트) + 카메라 통합 동기화가 필수
최근 현장은 고속화 + 폭 검사 니즈로 듀얼이미징(동일 지점에서 조건이 다른 2장 촬영 등)이 많아졌습니다.
이때 필요한 것은 단순 트리거가 아니라, 조명 제어(멀티커런트)와 카메라 트리거의 “완전 동기”입니다.
왜 오버드라이브(주로 MCU)만으로는 한계가 생기나?
- 고속·다품종·속도변화 조건에서 “타이밍”이 더 민감해짐
- 조명과 카메라가 다른 제어 주체/경로면, 미세 오차가 누적
- 결과적으로 밝기/노출 불안정 → 특징 추출/분류 성능에도 악영향
정밀 고속을 위한 요구사항
조명 제어(멀티커런트) + 카메라 제어를 하나의 FPGA 타임라인에서 통합하는 솔루션
조명 제어(멀티커런트) + 카메라 제어를 하나의 FPGA 타임라인에서 통합하는 솔루션
MCU는 세탁기/가전 등에서 훌륭하게 쓰입니다. 하지만 제조 검사 환경은 다릅니다.
2차전지·디스플레이처럼 더 정밀해지고, 다품종 소량이 일반화될수록 MCU 기반 순차 처리 구조는 한계를 드러낼 수밖에 없습니다.
5) 문제점 비교 요약 (실제 검사 품질 관점)
일반 트리거 구성 시 발생 가능 문제
- 프레임-조명 미세 오차
- 고속 라인에서 위치 편차 누적
- PC 부하 시 간헐적 타이밍 튐
- 다카메라/다채널 환경 동기 불안정
- AI 학습 데이터의 위치 오차 증가
ETIO 구성 시 기대 효과
- 카메라-조명 완전 동기
- 고속에서도 위치 정합 유지
- Master Timeline 구현 기반
- 멀티카메라/멀티채널 확장 안정성
- AI 데이터 신뢰도 향상
이제 합리적인 선택을 해야 할 때입니다.
“가끔” 발생하는 타이밍 문제는 결국 검사 품질과 수율로 돌아옵니다.
“가끔” 발생하는 타이밍 문제는 결국 검사 품질과 수율로 돌아옵니다.
6) 마지막 체크리스트
아래 증상이 보인다면, 지금 트리거/조명/엔코더의 “타임라인 구조”를 점검하셔야 합니다.
- 고속에서 간헐적 촬영 누락이 발생한다
- 검사 위치가 미세하게 밀리거나 누적된다
- 속도 변화 시 밝기/노출이 흔들린다
- 다카메라/다채널에서 동기 오차가 커진다
- AI 학습 데이터에서 정렬 불량/라벨 신뢰도 문제가 보인다
다음 글 예고
이번 글에서 “왜 FPGA 기반 트리거 분배기인가”를 구조적으로 설명드렸습니다.
다음 글에서는 동기화가 되지 않을 때 문제점에 대해 자세히 설명하겠습니다.
이번 글에서 “왜 FPGA 기반 트리거 분배기인가”를 구조적으로 설명드렸습니다.
다음 글에서는 동기화가 되지 않을 때 문제점에 대해 자세히 설명하겠습니다.
- Master Timeline 미적용 시 발생하는 대표 문제(후속 기술백서 연결)
제품 문의 & 기술 자료 요청
성원기술 · SWTEC Co., Ltd.
#ETIO
#SCP3D
#SIGNALSCOPE
#성원기술
#머신비전
#2차전지검사
#반도체계측
